Синтез управляющего автомата

Описание управляющего автомата на языке

Verilog

//oper automatautomatv (c,x1,x2,x3,we,inc,wn,ina,q,res);c,x1,x2,x3;we,inc,wn,ina,res;we,inc,wn,ina,res;q;[2:0]q;@(posedge c)(q)

'b000:begin res=0;=3'b001;end

'b001:(x1) begin=3'b010;=1; endif (x2) begin=3'b011;=1;endbegin q=3'b100;=1; end

'b010:begin inc=0;(x2)begin=3'b011;we=1;begin=3'b100;=1;end

'b011:begin we=0;=3'b100;=1;end

'b100:begin ina=0;(x3)begin=3'b101;=1;we=1;endbegin=3'b001;end

'b101: begin=0;=0;=1;=3'b000;end

Интересное из раздела

Проект трассы волоконно-оптической линии связи между г. Елец и г. Липецк
В настоящее время развития цифровых технологий и построения сетей NGN, где основу предоставления услуг определяют сети широкополосного доступа, объемы перед ...

Анализ и синтез линейной системы автоматического управления
Анализ системы автоматического управления Исходные данные: Рассмотрим структурную схему III изображенную в табл. П-1.1. Параметры ...

Однофазный инвертор напряжения
В данном курсовом проекте проектируется полупроводниковый преобразователь электрической энергии - автономный инвертор напряжения. Вначале преобразователи выпол ...