Рис. 1.5. Подключение AD9833 к контроллеру 80С51/80L51.
При работе с генератором микроконтроллер функционирует в режиме 0, тогда линия TxD 80C51/80L51 формирует сигнал SCLK для AD9833, а по линии RxD пересылаются данные. Сигнал FSYNC формируется программно с вывода Р3.3 порта и устанавливается в низкий уровень при пересылке данных, которые передаются в восьмибитном формате. По завершении передачи второго байта данных Р3.3 переводится в высокий уровень. Между двумя операциями записи SCLK необходимо поддерживать в высоком состоянии.
Пример включения AD9833 и микроконтроллера 68НС11/68L11 приведен на рис. 1.6.
Рис. 1.6. Подключение AD9833 к контроллеру 68HC11/68L11.
Микроконтроллер настраивается ведущим с установкой бита MSTR в SPCR в единицу. Это обеспечивает последовательное тактирование SCK до тех пор, пока с выхода MOSI данные поступают на последовательную линию SDATA. Сигнал FSYNC формируется на линии РС7. Условия корректной работы интерфейса следующие:
· SCK находится в высоком состоянии между операциями записи (CPOL = 0);
· данные считываются по срезу SCK (CPHA = 1).
При пересылке данных в AD9833, линия FSYNC устанавливается в низкое состояние. Как и в предыдущем случае, данные пересылаются в восьмибитном формате. Только после пересылки второго байта линия FSYNC может быть снова установлена в высокий уровень.
В цепи управления AD9833 может быть использован и цифровой сигнальный процессор, в частности, семейства ADSP-21хх (рис. 1.7).
Рис. 1.7. Подключение AD9833 к процессору ADSP-21хх.
Управляющий регистр порта SPORT должен быть запрограммирован следующим образом:
· работа внутреннего источника тактовых импульсов (ISCLK = 1);
· активный низкий уровень линии синхронизации кадров (INVTFS = 1);
· шестнадцатиразрядные слова (SLEN = 15);
· внутренний сигнал синхронизации кадров (ITFS = 1);
· формирование синхронизации кадров для каждой записи (TFSR = 1).
Процесс обмена начинается с записи слова в регистр Тх после того как SPORT инициализирован. Данные поступают на выход по каждому фронту сигнала синхронизации, и по каждому срезу SCLK принимаются в AD9833.
Конструктивно компонент AD9833 выполнен в виде десятивыводного корпуса типа MSOP размерами 3×3 (мм) без учета длины выводов, имеющих расстояние между осями 0,5 мм. Печатная плата для AD9833 должна быть скомпонована таким образом, чтобы аналоговые и цифровые цепи были разделены и расположены вблизи соответствующих выводов компонента, а шины аналоговой и цифровой земли должны соединяться в одной точке. Для развязки по цепям питания желательно использовать керамические конденсаторы емкостью 0,1 мкФ, соединенные параллельно с танталовыми конденсаторами емкостью порядка 10 мкФ, и располагать их на минимальном удалении от компонента. Для предотвращения наводок на другие части платы шина SCLK должна экранироваться цифровой землей, при этом, одна сторона платы с элементами должна полностью отводится под шину земли, а сигнальные шины необходимо располагать на противоположной стороне. При соблюдении этих требований монтажа AD9833 функционирует в штатном режиме.
Микроэлектроника. Новая быстро развивающаяся технология
Электроника
прошла несколько этапов развития, за время которых сменилось несколько
поколений элементной базы: дискретная электроника электровакуумных прибор ...
Расчет потенциометрического датчика
Потенциометрическим датчиком (ПД) называется элемент
автоматики, осуществляющий преобразование механического превращения (углового
или линейного) ...
Автоматизация судовой энергетической установки
Автоматическое управление технологическими процессами является одним из главных направлений научно-технического прогресса на морском транспорте.
Автоматизация СЭУ обеспе ...