Тестирование управляющего автомата

При разработке устройства курсового проекта необходимо выбрать ПЛИС, содержащую блоки памяти, и сделать это следует на этапе проектирования управляющего автомата. Из меню необходимо выбрать Assign / Device, и в открывшемся окне указать семейство: Device Family - FLEX10KE и тип микросхемы: Devices - AUTO.

Для тестирования управляющего автомата необходимо по графу составить таблицу изменений состояний автомата при всех возможных комбинациях управляющих сигналов и выделить циклы повторяющихся состояний.

Последовательность состояний, формируемая при х1=1, х2=1 и х3=1 соответствует основному циклу алгоритма, в котором имеются все состояния. Такой цикли целесообразно использовать при отладке автомата и

операционного устройства. Необходимо проверить формирование всех управляющих сигналов, соответствие алгоритму моментов их появления. После удачного тестирования автомата создайте символ.

В проекте необходимо представить иерархический проект управляющего автомата с вариантом описания на языке Verilog.

Иерархический проект «тестирование автоматов»:

Временные диаграммы:

X1=0, X2=0, X3=0:

=1, X2=0, X3=0:

=0, X2=1, X3=0:

=1, X2=1, X3=0:

X1=0, X2=0, X3=1:

X1=1, X2=0, X3=1:

X1=0, X2=1, X3=1:

X1=1, X2=1, X3=1:

Вывод: оба описания управляющего автомата работают верно, в соответствии с поставленными условиями.

Интересное из раздела

Расчет параметров четырехполюсника
Системы автоматики, телемеханики и связи на железнодорожном транспорте представляют собой технические средства управления перевозочным процессом, способству ...

Определение структуры системы обнаружения объекта охраны
В настоящее время все больше людей приходит к выводу, что усилий только государственных правоохранительных органов для решения такой проблемы, как охрана ...

Расчет характеристик сигналов и каналов связи
В последнее десятилетие ХХ века произошла научно-техническая революция в области транспортной связи, в основе которой лежат два крупных достижения ...