Архитектура ядра

Таймеры.

В процессоре ADSP-2191 есть три идентичных 32-разрядных таймера, каждый из которых может быть настроен независимо от других на работу в одном из следующих режимов:

Режим ШИМ (PWMOUT)

Режим Счёта и Захвата (WDTH_CAP)

Режим ожидания внешних событий - Watchdog (EXT_CLK)

У каждого таймера есть внешний вывод TMRx. Этот вывод служит выходом в режиме PWMOUT, и входом в режимах WDTH_CAP и EXT_CLK. Для обеспечения этих функций в каждом таймере имеется по семь 16-ти разрядных регистров. Для улучшения диапазона и точности шесть из этих регистров могут быть попарно объединены для получения 32-х разрядных значений.

2.2 Описание процессора ADSP-2192

- однокристальный микрокомпьютер оптимизированный для ЦОС и для других приложений высокоскоростной обработки чисел, и он идеально вписывается в периферию персональных компьютеров. совмещает на кристалле базовую архитектуру семейства ADSP-219x с двумя процессорными ядрами ADSP-2192 (рисунок 4).включает в себя PCI-совместимый порт, USB-совместимый порт, AC’97-совместимый порт, контроллер ПДП, программируемый таймер, выводы программируемых флагов общего назначения, расширенные возможности прерываний и интегрированные пространства памяти данных и памяти программ.

В ADSP-2192m интегрировано 132К слов памяти, настроенной, как 32К 24-разрядных слов оперативной памяти программ и 100К 16 разрядных слов оперативной памяти данных (ADSP-2192m - самый маломощный из процессоров ADSP-2192); также включена схемотехника понижения потребляемой мощности

Рисунок 4 - Функциональная блок-диаграмма процессора ADSP-2192

Рисунок 5 - Ядро ЦОС ADSP-219x.

Гибкая архитектура и разноплановая система команд ADSP-2192 поддерживает параллельное выполнение нескольких операций. Например, за один цикл, каждое из ядер ЦОС ADSP-2192 может, помимо стандартных действий ядра ADSP-219х выполнять дополнительные операции.

Эти операции имеют место, пока процессор продолжает:

Получать и/или передавать данные через Хост-порт (PCI или USB интерфейсы)

Получать и/или передавать данные через AC’97

Функциональная блок-диаграмма на рисунке 4 иллюстрирует архитектуру ADSP-2192 процессора с двумя ядрами ЦОС, в то время как блок-диаграмма на рисунке 5 показывает ядро ЦОС семейства ADSP-219x.

Интересное из раздела

Фазовращатели фазированных антенных решеток
фазовращатель фазированный антенный решетка Представим себе высоконаправленную антенну, обеспечивающую связь с искусственным спутником Земли (ИСЗ). Такая ант ...

Проектирование генераторного триода дециметрового диапазона
Генераторные лампы предназначены для генерирования и усиления электрических колебаний низких и высоких частот. По роду работы генераторные лампы можно разде ...

Проект трассы волоконно-оптической линии связи между г. Елец и г. Липецк
В настоящее время развития цифровых технологий и построения сетей NGN, где основу предоставления услуг определяют сети широкополосного доступа, объемы перед ...