Секвенсер проверяет КЭШ команд при каждом доступе к данным в ПП или конфликте блока. Если необходимая команда в КЭШе, выборка из КЭШа производится параллельно с доступом к данным в памяти программ, не вызывая никакой задержки.
Генераторы адреса данных.
Генераторы адреса данных (ГАДы) генерируют адреса для пересылок данных в и из ПД и ПП. Генерируя адреса, ГАДы позволяют программам обращаться к адресам косвенно, используя регистры ГАДа вместо абсолютного адреса. Архитектура ГАДов поддерживает некоторые функции, которые минимизируют количество дополнительных тактов в программах доступа к данным. Эти функции:
Выдача адреса и пост-модификацию - обеспечивает адрес в течение пересылки данных и автоматически изменяет хранившийся адрес для следующей пересылки.
Выдача предизменённого адреса - обеспечивает изменённый адрес в течение пересылки данных без изменения хранившегося адреса.
Изменение адреса - изменяет адрес без пересылки данных.
Бит-реверсия адреса - обеспечивает бит-реверсивный адрес в течение пересылки данных без реверсии хранившегося адреса.
В ГАДах есть пять типов регистров. Эти регистры хранят значения, которые ГАД использует для генерирования адресов. Ниже описаны эти типы регистров:
Индексные регистры (I0-I3 для ГАД1 и I4-I7 для ГАД2). Индексный регистр содержит адрес и действует как указатель на ячейку памяти. Например, ГАД интерпретирует синтаксис DM(I0) и PM(I4) в команде как адреса.
Регистры изменения (M0-M3 для ГАД1 и M4-M7 для ГАД2). Регистр изменения обеспечивает инкремент или размер шага на который пред- или пост-изменяется в течение пересылки. Например, команда dm(I0+=M1) заставляет ГАД выдать адрес из регистра I0, затем изменить содержимое I0, используя регистр M1.
Регистры длины и базовые регистры (L0-L3 и B0-B3 для ГАД1 и L4-L7 и B4-B7 для ГАД2). Регистры длины и базовые регистры устанавливают диапазон адресов и начальный адрес для циклического буфера.
Регистры Страницы Памяти ГАДа (DMPG1 для ГАД1 и DMPG2 для ГАД2). Регистры страниц устанавливают старшие 8 разрядов адреса для доступа к памяти; 16-ти разрядные индексные и базовые регистры содержат младшие 16 разрядов.
Память.
Большинство микропроцессоров использует одну шину адреса и данных для доступа к памяти. Этот тип архитектуры памяти называется Фон Неймановской (Von Neumann) архитектурой. Но ЦОС требует большей пропускной способности, чем может позволить Фон Неймановская архитектура, поэтому множество процессоров ЦОС использует архитектуры памяти, в которых имеются раздельные шины для хранения данных и программ. Две шины позволяют процессору ЦОС получать слова данных и команд одновременно. Этот тип архитектуры памяти назван Гарвардской (Harvard) архитектурой.
Семейство процессоров ADSP-219x делает шаг вперёд, используя модифицированную Гарвардскую архитектуру. Эта архитектура имеет шины программ и данных, но обеспечивает одно, унифицированное адресное пространство для хранения программ и данных. Шина ПД несёт только данные, а шина ПП может передавать и команды, и данные, позволяя получать двойной доступ к данным.
Ядро ЦОС и периферия с возможностью ПДП разделяют доступ к внутренней памяти. Каждый блок памяти может быть доступен для ядра ЦОС и периферии с возможностью ПДП в каждом цикле, но передача ПДП задерживается, если доступ к памяти осуществляется одновременно с ядром ЦОС.
Если процессор пытается получить два доступа к одному блоку памяти в один цикл, может возникнуть конфликт доступа к памяти. Когда возникает конфликт, возникает дополнительный цикл. Сначала завершается доступ шины ПД, затем, в следующем (дополнительном) цикле завершается доступ шины ПП.
В течение двойного доступа к данным за один цикл, ядро процессора
использует независимые шины ПП и ПД для одновременного доступа к данным из обоих блоков памяти. Хотя двойные доступы к данным обеспечивает лучшую пропускную способность, существуют некоторые ограничения на их использование. Ограничения на двойные доступы к данным за один цикл:
Две части данных должны выбираться из разных блоков памяти.
Если ядро пытается получить доступ к двум словам в одном блоке памяти (по одной шине) в одной команде, нужен дополнительный цикл.
Организация аудиовидеконференцсвязи
В настоящее время технологии видеоконференцсвязи находятся в стадии
динамичного развития во всех, без исключения, развитых странах мира.
Преимущества компью ...
Исследование и расчет цепей синусоидального тока
Синусоидальный ток представляет собой ток, изменяющийся во
времени по синусоидальному закону:
,
где - максимальное значение или амплитуда
...
Моделирование цифро-аналоговых преобразователей
С введением новых телевизионных стандартов, таких как EDTV (телевидение повышенной четкости) и HDTV(телевидение высокой четкости) повышаются требования к АЦП и ЦАП. Некот ...