Разделы сайта

Описание работы принципиальной схемы

Для выполнения детектирования - селекции адреса был рассмотрен логический алгоритм анализа адреса и выполнено проектирование селектора адреса. Младшие разряды нужны для выборки адреса внутри самой микросхемы ОЗУ, таким образом контролируются только три старших разряда.

Дополнительно перед селектором адреса была установлена схема сравнения, на вход которой поданы старшие разряды адреса A13, A14,A15. Используя переключатели можно устанавливать требуемый диапазон адресов с шагом 8кб. В качестве такой микросхемы сравнения использованы три элемента микросхемы К555ЛП5. DD1

Поступивший на входы адрес по старшим линиям A13,A14,A15 сравнивается с заданными переключателями значениями и при совпадении их на выходе формируется 0 сигнал для следующей части схемы дешифратора адреса. Использование трех старших разрядов шины адреса позволяет задать произвольное место проектируемого блока в адресном пространстве ОЗУ с шагом 8кб. Для этого переключателями SA1-SA3 на входе микросхемы DD1, выставляя 1ый или 0ой сигналы, задаем требуемый начальный адрес. На схеме все переключатели в 0м состоянии и при приходе по данным линиям всех 0 дешифратор адреса активирует первое ОЗУ DD5.

Далее необходимо через дешифратор адреса сформировать сигнал управления для каждой из двух микросхем ОЗУ.

Для выбора конкретной микросхемы дешифратор адреса выполняющий функцию (A13=0)И(A14=0)И(A15=0) должен сформировать на выходе сигнал = 0 управляющий выбором первой микросхемы ОЗУ 8кбх8. Так как на входе микросхемы сигналы OE и CE инверсные, то через формулу преобразования логическое И заменяем на логическое ИЛИ с инверсией выбирая микросхему 3ИЛИ-НЕ - К555ЛЕ4 - DD2/1.

Однако по формуле получаем на выходе данной микросхемы 1 сигнал управления, а учитывая что сигналы управления ОЗУ срабатывают по нулевому состоянию производим инверсию сигнала управления и проверку по логическому И с сигналом IO который выбирает или адресное пространство памяти при IO=1, или адресное пространство портов при IO=0. Сравнение и инверсия выполняются через один логический элемент И-НE К555ЛА3 - DD3/2.

Таким образом на внутренней шине получаем 0ой управляющий сигнал (№4 на внутренней шине устройства) управляющий выбором первой микросхемы ОЗУ.

Для выбора второй микросхемы используется аналогичный селектор адреса, но имеющий инверсный сигнал A13=1 (инверсия выполняется свободным элементом И-НЕ - DD3/1 объединяя его входы. Этот инвертированный сигнал поступает на входы DD2/3, откуда на выходе получаем управляющий сигнал селекции =1.(линия №2 на внутренней шине)

Далее этот сигнал поступает на элемент 2 И-НЕ DD3/3 и если выбрано обращение к ОЗУ IO=1 то на выходе получаем управляющий сигнал =0 (линия №5 на внутренней шине) Этот сигнал подается на управляющие входы второй микросхемы ОЗУ переводя ее в активное состояние.

Для обеспечения буферизации нагрузки дополнительно решено использовать микросхему двунаправленного буфера К555АП16 данная микросхема значительно, до 36мА повышает нагрузочную способность блока ОЗУ позволяя подключать его, например к внешним устройствам на шине. Для выбора данной микросхемы буфера по формуле логического преобразования ИЛИ преобразованной в И-НЕ используем оставшийся элемент DD3/4 на выходе которого формируется 1 сигнал в случае выбора одной из микросхем ОЗУ через селектор адреса. Далее для управления инверсным сигналом OE полученная 1 инвертируется через оставшийся свободным элемент DD2/2 откуда получаем сигнал управления =0 (линия №8 на внутренней шине).Таким образом микросхема DD7 по сигналу OE переходит из Z состояния в активное и выводит данные на общую шину данных процессора или принимает с нее в зависимости от управляющего сигнала WR задающего направление передачи буфера.

Перейти на страницу: 1 2

Интересное из раздела

Цифровой УКВ-приемник
В последние несколько лет заметна тенденция резкого сокращения сроков проектирования новых изделий при все возрастающих требованиях к их качественным характеристикам. Это ...

Методы локализации неисправностей на аппаратуре СВ и РМ
Информация о воздушной обстановке в виде формуляра кодограммы Т-РМ поступает от СВ в УУО блока УОП АРМ. Из узла управления обменом тип принятого донесен ...

Анализ сигналов в радиотехнических цепях
Теоретическая часть должна включать: расчеты спектральной плотности, амплитудного и фазового спектров сигнала и его автокорреляционной фун ...